时序逻辑电路的输出端取数如有问题会产生 ( )。